JP3-30457

Title: Hybrid Integrated Circuit

In the drawings, 1 circuit board, 2 SIL terminal, 3 electronic device, 4 motherboard, 6 solder, 7 DIL terminal.



⑩日本国特許庁(JP)

①実用新案出願公開

® 公開実用新案公報(U)

平3-30457

®Int. Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)3月26日

H 05 K 1/14 H 01 R 9/09 H 05 K 1/14

H 8727-5E C 6901-5E D 8727-5E

審査請求 未請求 請求項の数 2 (全3 頁)

日本を表示の名称 混成集積回路

②実 顧 平1-90551

②出 顧 平1(1989)8月1日

Ø考 案 者 池 戸

健志

兵庫県神戸市兵庫区御所通1丁目2番28号 富士通テン株

式会社内

の出 願 人 富士通テン株式会社

兵庫県神戸市兵庫区御所通1丁目2番28号

四代 理 人 弁理士 青柳 稔

砂実用新率登録請求の範囲

1 電子部品 3 を実装する小面稜の回路基板 1 と、

該回路基板の一端部に固定された複数のシングルインライン用端子2とを備え、

該蝎子を交互に逆向きに折り曲げ、前記基板を立てた状態でマザーボードに面実装できる形状にフォーミングしてなることを特徴とする提成集積回路。

該回路基板の一端部に交互に逆向きとなるよう固定された複数のデュアルインライン用端子 7とを備え、 該端子を交互に逆向きに折り曲げ、前記基板を立てた状態でマザーボードに面実装できる形状にフォーミングしてなることを特徴とする混成集積回路。


図面の簡単な説明

第1図は本考案の第1の原理図、第2図は本考案の第2の原理図、第3図は本考案のDIL用端子取付時の説明図、第4図は本考案のマザーボード搭載時の説明図、第5図は従来のデイスクリート実装型端子の説明図、第6図は従来の面実装型端子の説明図である。

図中、1……回路基板、2……SIL用端子、3 ……電子部品、4……マザーボード、6……半 田、7……DIL用端子である。

(4) 斜视图

(b) 姆面囟




本考案の第1の原列図

第 1 部

(a) 新视图


(b) 如面図




本考案の第2の原理図

(4) 表面






DIL用端子取付時の説明図 **登 2 図**





- 122 -

(a) S I L











(c) D I L




従来のディスク リート 実装型端子の脱明図

第 5 図


(a) D I L



(b)



(a) S I L



第6図